Isenção de responsabilidade: o texto conforme exibido abaixo foi traduzido automaticamente de outro idioma usando uma ferramenta de tradução de terceiros.
Riverlane anuncia o descodificador quantico mais potente do mundo, acelerando a transicao para uma nova era de computacao quantica “util
O primeiro chip descodificador do mundo e o lancamento do IP descodificador marcam um passo significativo no sentido de alcancar a "correcao quantica de erros", o desafio tecnico que define a industria
Cambridge, Reino Unido: A empresa de engenharia quantica Riverlane desenvolveu o primeiro chip descodificador dedicado do mundo e publicou o seu IP descodificador e o roteiro para uma computacao quantica com correcao de erros precoce. Isto faz parte do trabalho em curso da empresa para construir a pilha de correcao de erros quanticos de que todos os computadores quanticos necessitarao para atingir uma escala util.
O chip descodificador demonstrador do circuito integrado especifico da aplicacao (ASIC) e um elemento critico desta pilha e o primeiro do seu genero a ser fabricado. A Riverlane publicou tambem o IP para o seu descodificador mais potente da proxima geracao e disponibilizou-o a qualquer fabricante de computadores quanticos para utilizacao no seu proprio hardware. A Riverlane planeia demonstrar este descodificador em hardware real no quarto trimestre de 2023.
A correcao de erros quanticos e o desafio que define os computadores quanticos, permitindo-nos produzir um computador quantico em grande escala com taxas de erro suficientemente baixas para calculos uteis.
Para o conseguir, precisamos de uma pilha de correcao de erros quantica dedicada, que se situa entre o hardware quantico e as camadas de aplicacao. Cada computador quantico util, independentemente do seu tipo de qubit e aplicacao, necessitara de uma Pilha de Correcao de Erros Quanticos.
Ha muitos componentes numa Pilha de Correcao de Erros Quantica. A Riverlane esta a desenvolver tanto os descodificadores como os sistemas de controlo que, em conjunto, transformam muitos qubits fisicos nao fiaveis num qubits "logico" mais fiavel. Os descodificadores quanticos tem de tratar os terabytes de dados produzidos pelos computadores quanticos a cada segundo para impedir que os erros se propaguem e tornem os calculos inuteis.
O chip ASIC - denominado DD0A - e o primeiro lancamento da familia Decode ASIC, que oferece um descodificador de alta velocidade, alta capacidade e rentavel, capaz de funcionar em grandes volumes com um consumo de energia significativamente reduzido.
Steve Brierley, diretor executivo e fundador da Riverlane, explicou: Estamos a entrar numa nova era da computacao quantica em que comecamos a enfrentar o desafio que define a tecnologia - a necessidade de passar de algumas centenas de operacoes quanticas para um triliao de operacoes quanticas sem falhas. A unica forma de o conseguir e atraves de uma nova e complexa tecnologia denominada correcao quantica de erros. A Riverlane esta a desenvolver uma tecnologia abrangente para acelerar esta transicao para todos os computadores quanticos. O nosso lancamento do descodificador quantico mais potente do mundo e o primeiro chip de descodificacao de sempre sao passos importantes nessa viagem".
A Riverlane tambem lancou a sua familia de IP de descodificacao, que oferece processamento em tempo real para correcao de erros durante o tempo de execucao. Funciona com uma velocidade e precisao sem precedentes. A familia Decode IP foi concebida para ser utilizada com FPGAs (Field Programmable Gate Arrays), que permitem uma rapida prototipagem e integracao, acelerando a velocidade da inovacao.
Brierley acrescentou: "Estamos agora a implementar algoritmos quanticos em hardware real. Crucialmente, a Riverlane encontrou um equilibrio para abordar todas as metricas necessarias para criar um descodificador do mundo real para resolver problemas do mundo real - tornando o nosso descodificador o mais poderoso descodificador disponivel."
Tanto a familia Decode ASIC como a familia Decode IP podem ser integradas em hardware quantico supercondutor, de ioes aprisionados e de atomos neutros. A Riverlane continuara a desenvolver e a validar as proximas geracoes da sua familia Decode ASIC e da sua familia Decode IP a medida que avanca no roteiro da empresa, que esta disponivel em www.riverlane.com.
NOTAS AOS EDITORES
- As imagens estao disponiveis aqui
CONTACTOS
Para mais informacoes e imagens, contactar:
Emilia Conlon, lider de comunicacao da Riverlane
Gemma Church, responsavel pelo conteudo quantico e pela comunidade em Riverlane
[email protected] 07967 565080
SOBRE A RIVERLANE
A missao da Riverlane e tornar a computacao quantica mais rapida, iniciando uma era de progresso humano tao significativa como as revolucoes industrial e digital. Para o conseguir, a Riverlane esta a construir a Pilha de Correcao de Erros Quanticos para controlar de forma abrangente todos os tipos de qubit e corrigir os milhoes de erros de dados que impedem a atual geracao de computadores quanticos de atingir uma escala util. Os clientes da Riverlane sao governos, empresas de hardware de computadores quanticos e laboratorios de investigacao lideres a nivel mundial. Os investidores incluem os principais fundos de capital de risco Molten Ventures, Amadeus Capital Partners e Cambridge Innovation Capital; o fundo de investimento em seguranca nacional do Reino Unido (NSSIF); o lider em computacao de alto desempenho Altair; e a Universidade de Cambridge.
